.

0 (hodnocen0 x )

(4) Půjčeno:4x 

BK

1. vyd.

Praha : Vydavatelství ČVUT, 1996

234 s.

ISBN 80-01-01079-1 (brož.)

Význam nejdůležitějších anglických zkratek používaných ve výpočetní technice s. 229-234

Bibliogr. s. 222-223

Počítače - architektura - učebnice vysokošk.

000005594

1 ÚVOD DO ARCHITEKTURY POČÍTAČŮ 7 // 1.1 Vývoj architektury počítaču 7 // 1.2 Von Neumannova architektura 8 // 1.3 Generace počítačů 9 // 1.4 Hodnocení výkonnosti počítačů 11 // 1.4.1 Metody měření výkonnosti 12 // 1.4.2 Instrukční mixy 12 // 1.4.3 Zkušební úlohy 14 // 1.4.4 Zpracování transakcí 17 // 1.4.5 Ukázka výsledků hodnocení výkonnosti 18 // 1.4.6 Monitorování výkonnosti počítačů 19 // 2 PAMĚŤOVÉ SYSTÉMY 21 // 2.1 Vnitřní paměti 21 // 2.1.1 Paměť s prodlouženým slovem 22 // 2.1.2 Paměť s prokládanými cykly 23 // 2.2 Vnější paměti 24 // 2.2.1 Stránkovací paměť 24 // 2.2.2 Sekundární paměť 24 // 2.2.3 Archivní paměť 25 // 2.3 Dvojúrovňový paměťový systém 27 // 2.3.1 Stránkovaná paměť 28 // 2.3.2 Segmentovaná paměť 29 // 2.3.3 Stránkovaná segmentovaná paměť 30 // 2.3.4 Inverzní tabulka stránek 32 // 2.3.5 Plně asociativní adresář hlavní paměti 33 // 2.3.6 Strategie přesunu stránek mezi sekundární a hlavní pamětí 35 // 2.4 Trojúrovňový paměťový systém 35 // 2.4.1 Adresování vyrovnávací paměti 36 // 2.4.2 Adresář VP s omezeným stupněm asociativity 37 // 2.4.3 Adresář VP s přímým zobrazením 38 // 2.4.4 Strategie výměny dat mezi hlavní a vyrovnávací pamětí 38 // 2.4.5 Efektivita vyrovnávací paměti 40 // 3 ARCHITEKTURA JEDNOPROCESOROVÝCH POČÍTAČŮ 41 // 3.1 Řízení periferních operací procesorem 41 // 3.2 Vyhodnocování priorit 43 // 3.2.1 Samostatné žádosti 43 // 3.2.2 Zřetězení 44 // 3.2.3 Cyklické výzvy 46 // 3.3 Přímý přístup do paměti 46 // 3.4 Minipočítače 49 // 3.4.1 SM 52/12 (VAX 11/780) 49 // 3.5 Kanálová architektura 50 // 3.5.1 Standardní styk mezi kanálem a řadičem PZ 53 // 3.5.2 Kanálové adaptéry . 55 // 3.6 Střediskové počítače 55 // 3.6.1 ?? 1027 55 // 3.6.2 IBM 43X1 57 // 1 // 4 MIKROPROCESORY // 4.1 Osmibitové mikroprocesory // 4.1.1 8080 // 4.1.2 8085 //

4.2 Šestnáctibitové mikroprocesory // 4.2.1 8086 // 4.2.2 8088 // 4.2.3 80286 // 4.2.4 Aritmetické koprocesory 8087 a 80287 // 4.3 Dvaatřicetibitové mikroprocesory // 4.3.1 80386 // 4.3.2 80387 // 4.3.3 80486 // 4.4 Ctyřiašedesátibitové mikroprocesory // 4.4.1 Pentium // 4.5 Osobní počítače // 4.5.1 Mechanické provedení osobních počítačů // 4.5.2 IBM PC // 4.5.3 IBM PS/2 // 4.5.4 Programové vybavení osobních počítačů // 4.6 Hodnocení architektury mikroprocesorových systémů z hlediska // výkonnosti // 5 PROUDOVÉ ZPRACOVÁNI INFORMACE // 5.1 Podstata metody // 5.2 Vývoj metod proudového zpracování // 5.3 Optimalizace struktury proudově pracující jednotky // 5.4 Proudové zpracování programu // 5.4.1 Členění strojových instrukcí // 5.4.2 Plnění fronty instrukcí // 5.5 Příklady architektury procesorů s proudovým prováděním instrukcí // 5.5.1 IBM System/360 model 91 // 5.5.2 Proudové zpracování v mikroprocesoru Intel 8086 // 5.6 Proudově pracující aritmetické jednotky // 5.6.1 Proudově pracující sčítačka // 5.6.2 Proudově pracující násobička // 5.6.3 Sčítačka s pohyblivou řádovou čárkou // 5.7 Zobecnění principů proudového zpracování // 5.8 Vektorové procesory // 5.8.1 Vektorové superpočítače // 5.8.2 Vektorové koprocesory // 6. POČÍTAČE S REDUKOVANÝM SOUBOREM INSTRUKCÍ // 6.1 Vznik složitých souborů instrukcí // 6.2 Vznik počítačů RISC // 6.3 Vlastnosti architektury RISC // 6.4 Výhody a nevýhody malého počtu instrukcí // 6.5 Přesuny dat mezi pamětí a registry // 6.6 Plnění fronty instrukcí // 6.6.1 Bit predikce skoku // 6.6.2 Zpoždění instrukce skoku // 6.6.3 Použití paměti skoků // 6.7 Předávání dat 109 // 6.7.1 Předání operandu bez blokování sekcí 109 // 6.7.2 Vzájemné blokování sekcí 110 // 6.8 Čtení dat z paměti 110 //

6.9 Příklady procesorů s redukovaným souborem instrukcí 111 // 6.9.1 SPARC // 6.9.2 ALPHA 114 // 6.9.3 PowerPC 115 // 6.10 Pracovní stanice 118 // 6.10.1 Pracovní stanice firmy Sun 119 // 6.10.2 Programové vybavení systémů Sun 122 // 7 PARALELNÍ SYSTÉMY 123 // 7.1 Podstata paralelismu 123 // 7.2 Rozdělení paralelních systémů 124 // 7.2.1 Flynnova klasifikace 124 // 7.2.2 Obecná klasifikace paralelních systémů 125 // 7.3 Význam paralelizace 126 // 7.3.1 Růst rychlosti paralelního systému 127 // 7.3.2 Amdahlův zákon 129 // 7.3.3 Oblasti využití paralelních systémů 130 // 7.4 Paralelizace algoritmů 131 // 7.4.1 Automatická paralelizace 132 // 7.4.2 Ruční paralelizace 134 // 7.5 Systémy VLIW 135 // 7.6 Zálohované systémy 136 // 7.6.1 Duplexní systém 137 // 7.6.2 Systém TMR 138 // 7.6.3 Biduplexní systém 138 // 8 PROPOJOVACÍ SÍTĚ PRO PARALELNÍ SYSTÉMY 140 // 8.1 Funkce propojovací sítě v paralelním systému 140 // 8.2 Klasifikace propojovacích sítí 141 // 8.3 Statické sítě 142 // 8.4 Křížové přepínače 145 // 8.5 Propojovací sítě typu promíchání s výměnou 146 // 8.5.1 Počet úrovní sítě 149 // 8.5.2 Blokující sítě 149 // 8.5.3 Přestavitelné sítě 152 // 8.5.4 Neblokující sítě 154 // 8.6 Válcový posouvač 154 // 8.7 Sběrnice 155 // 9 MULTIPROCESOROVÉ SYSTÉMY 158 // 9.1 Vývoj multiprocesorových systémů 158 // 9.2 Těsně vázané multiprocesorové systémy 159 // 9.3 Příklady architektury těsně vázaných systémů 161 // 9.3.1 Systémy propojené sdílenou pamětí 161 // 9.3.2 Systémy propojené sběrnicí 164 // 9.3.3 Systémy propojené přepínačem 166 // 9.4 Volně vázané multiprocesorové systémy 168 // 9.5 Příklady architektury volně vázaných systémů 170 // 3 // 9.5.1 Systémy propojené sběrnicí 170 // 9.5.2 Počítače s kubickou architekturou 172 //

9.5.3 Transputerové systémy 178 // 10 MATICOVÉ POČÍTAČE 183 // 10.1 Základní vlastnosti maticových počítačů 183 // 10.2 Systémy SIMD s lokální pamětí 185 // 10.2.1 Počítač Illiac IV 185 // 10.2.2 Počítač MPP 186 // 10.2.3 Počítače Connection Machine 187 // 10.2.4 Počítač MP-1 189 // 10.3 Systémy SIMD se sdílenou pamětí 191 // 10.3.1 Počítač BSP 191 // 10.4 Způsob použití maticových počítačů 191 // 10.4.1 Programování pro počítače typu SIMD 191 // 10.4.2 Rozmístění operandů v paměťových modulech 193 // 10.5 Asociativní procesory 193 // 10.5.1 Rozdělení asociativních procesorů 193 // 10.5.2 Řízení činnosti asociativní paměti 194 // 10.5.3 Asociativní operace 196 // 10.5.4 Počítač STARAN 197 // 10.6 Srovnání systémů SIMD a MIMD 199 // 11 POČÍTAČE S NETRADIČNÍM ŘÍZENÍM 200 // 11.1 Počítače řízené tokem dat 200 // 11.1.1 Programování pro počítače řízené tokem dat 200 // 11.1.2 Jednoúčelové počítače řízené tokem dat 205 // 11.1.3 Univerzální počítače řízené tokem dat 207 // 11.1.4 Výhody a nevýhody počítačů řízených tokem dat 210 // 11.2 Počítače řízené tokem požadavků 211 // 11.3 Systolické systémy 213 // 11.3.1 Funkce systolických systémů 214 // 11.3.2 Lineární systolické sítě 214 // 11.3.3 Síť pro násobení matice vektorem 215 // 11.3.4 Síť pro násobení matic 216 // 11.4 Neuronové počítače 217 // 11.4.1 Model neuronu 217 // 11.4.2 Struktura neuronové sítě 218 // 11.4.3 Chování neuronové sítě 220 // 11.4.4 Vlastnosti neuronových sítí 220