.

0 (hodnocen0 x )

(6) Půjčeno:6x 

BK

2. vyd.

České Budějovice : Kopp, 2007

286 s. : il. ; 20 cm

ISBN 978-80-7232-314-2 (brož.)

Obálkový podnázev: učebnice

Obsahuje bibliografii na s. 281 a rejstřík

Technika digitální - učebnice středošk.

000005898

1. ÚVOD 9 // 1.1 Analogové a číslicové veličiny 10 // 1.2 Analogové a číslicové zobrazení signálů 11 // 1.3 Zaměření učebnice 13 // 2. ČÍSELNÉ SOUSTAVY 14 // 2.1 Obvyklé číselné soustavy 15 // 2.2 PŘEVODY MEZI ČÍSELNÝMI SOUSTAVAMI 16 // 2.2.1 Převod čísla do dekadické soustavy 17 // 2.2.2 Převod čísla z dekadické soustavy 18 // 2.2.3 Převody mezi obecnými soustavami 21 // 2.2.4 Převod desetinných čísel do dvojkové soustavy 23 // 2.2.5 Aritmetické operace v číselných soustavách 24 // 2.2.6 Vyjádření záporných čísel 32 // 2.2.7 Úlohy k samostatnému řešení : 35 // 3. KÓDOVÁNÍ DAT 37 // 3.1 KÓDY POUŽÍVANÉ PRO STROJOVÉ OPERACE 37 // 3.1.1 Přímý dvojkový kód 37 // 3.1.2 Kódy pro zkrácení zápisu binárních čísel 38 // 3.1.3 BCD kód (8421 kód) 39 // 3.1.4 Excess 3 kód ( kód BCD+3) 40 // 3.1.5 Grayůvkód 41 // 3.1.6 Kódykzn 43 // 3.1.7 Ochrana při přenosu kódů 43 // 3.1.8 Čárové kódy 46 // 3.1.9 Magnetický kód 49 // 3.2 Starší typy kódů 51 // 3.2.1 Pětibitový kód 51 // 3.2.2 Sedmibitový kód 53 // 3.2.3 Děrnoštítkový kód 54 // 3.2.4 Úlohy k samostatnému řešení 55 // I. LOGICKÉ FUNKCE 56 // 4.1 Logické funkce jedné proměnné 57 // 4.2 Logické funkce dvou proměnných 58 // 4.3 Booleova algebra 61 // 4.4 Způsoby popisu logických funkcí 64 // 4.4.1 Pravdivostní tabulka 64

// 4.4.2 Seznam stavových indexů 67 // 4.4.3 Logický výraz 68 // k // L Číslicová technike // 444 Vénnův diagram č# // 4.4.5 Zobrazení pomocí ??? *59 // 4.4.6 Zobrazení ??? - rozměrném tělese 71 // 4.5 Minimalizace logických funkcí 73 // 4.5.1 Minimalizace pomoci zákonů Booleovy algebry 74 // 4.5.2 Minimalizace logické funkce pomocí map 75 // 4.5.3 Minimalizace metodou Quine - Mc Cluskey 81 // 4.5.4 Úlohy k samostatnému řešení 83 // 5. ZÁKLADNÍ LOGICKÉ ČLENY 85 // 5.1 ZÁKLADNÍ POJMY LOGICKÝCH ČLENŮ 87 // 5.1.1 Šumová imunita  // 5.1.2 Logický zisk N  // 5.1.3 Dynamické parametry logických obvodů 89 // 5.1.4 Frekvenční poměry // 5.1.5 Energetické poměry logických členů 91 // 5.1.6 Připojení nepoužitých vstupů 91 // 5.2 LOGICKÁ ZAPOJENÍ ITL 92 // 5.2.1 Hradlo NAND 92 // 5.2.2 Hradlo NOR 94 // 5.2.3 Modifikace členů TTL 95 // 5.3 Logické obvody CMOS 97 // 5.3.1 Princip činnosti invertoru CMOS 706 // 5.3.2 Hradla NAND a NOR 7 01 // 5.3.3 Základní parametry 702 // 5.3.4 Vzájemné spojování obvodů CMOS a TTL 104 // 5.3.5 Několik praktických poznámek 70č // 5.3.6 Úlohy k samostatnému řešení 707 // 6. KOMBINAČNÍ LOGICKÉ OBVODY 10S // 6.1 Syntéza kombinačních logických obvodů 109 // 6.1.1 nl // 6.2 Dekodéry // 6.2.1 Dekodér z binárního kódu na kód 1 zN ID // 6.2.2 Dekodér z kódu BCD na kód 1 z 10 775 // 6.2.3 Dekodéry

pro sedmisegmentové displeje 77č // 6.3 Multiplexery // 6.4 Demultiplexery 12’’ // 6.5 Komparátory !25 // 6.6 Obvody pro aritmetické operace 131 // 6.6.1 Sčítačky 75 // 6.6.2 Poloviční sčítačka 73; // 6.6.3 Úplná sčítačka 735 // 6.6.4 Paralelní sčítačky 73/ // Obsah // 7 // 6.6.5 Aritmeticko-logická jednotka 141 // 6.6.6 BCD sčítačka 142 // 6.6.7 Úlohy k samostatnému řešení 144 // 7. SEKVENČNÍ LOGICKÉ OBVODY 146 // 7.1 Syntéza sekvenčních logických obvodů 147 // 7.2 Klopné obvody 150 // 7.2.1 Jednoduchý klopný obvod RS 151 // 7.2.2 Klopný obvod RST 156 // 7.2.3 Klopný obvod typu D 156 // 7.2.4 Dvojčinný klopný obvod RST 158 // 7.2.5 Dvojčinný klopný obvod JK 159 // 7.2.6 Čelem řízený klopný obvod typu D 160 // 7.2.7 Návrh sekvenčního obvodu 162 // 7.3 Posuvné registry 167 // 7.3.1 Statické posuvné registry 168 // 7.3.2 Dynamické posuvné registry 172 // 7.3.3 Struktury CCD 174 // 7.4 Čítače impulsů a děliče frekvence 175 // 7.4.1 Asynchronní čítače 178 // 7.4.2 Synchronní čítače 180 // 7.4.3 Návrh čítačů 181 // 7.4.4 Integrované asynchronní čítače 182 // 7.4.5 Integrované synchronní čítače 187 // 7.4.6 Úlohy k samostatnému řešení 191 // 8. PAMĚTI 193 // 8.1 Dělení pamětí 194 // 8.1.1 Dělení podle způsobu přístupu do paměti 194 // 8.1.2 Dělení podle možnosti zápisu a čtení 195 // 8.1.3 Dělení

podle principu činnosti paměťové buňky 197 // 8.1.4 Dělení pamětí podle technologie 197 // 8.2 Paměti RWM - RAM 201 // 8.2.1 Statické paměti R WM 201 // 8.2.2 Dynamické paměti 206 // 8.2.3 Obvody pro řízení obnovení 208 // 8.3 Paměti ROM 210 // 8.3.1 Maskou programovatelná ROM 211 // 8.3.2 Programovatelná paměť PROM 211 // 8.3.3 Paměť EPROM 272 // 8.3.4 Elektricky mazatelná paměť EEPROM 214 // 8.3.5 Paměťové systémy 215 // 8.3.6 Úlohy k samostatnému řešení 219 // g Číslicová technika // 9. ZÁKLADY VÝPOČETNÍ TECHNIKY 221 // 9.1 Historie počítačů 222 // 9.2 Podobnost počítače a mikropočítače 224 // 9.3 Vnitřní uspořádání počítače 225 // 9.3.1 Aritmeticko-logická jednotka 226 // 9.3.2 Řadič 227 // 9.3.3 Zpracování instrukcí 230 // 9.3.4 Instrukční soubor 231 // 9.3.5 Způsoby adresování operandů 235 // 9.3.6 Paměti mikropočítače 239 // 9.3.7 Ochrana dat 243 // 9.3.8 Přímý přístup do paměti 245 // 9.3.9 Přerušení programu 247 // 9.3.10 Způsoby připojování periferních zařízení 248 // 9.3.11 Sběrnice 250 // 9.3.12 Rozhraní 251 // 9.3.13 Úlohy k samostatnému řešení 251 // 10. MIKROPROCESOROVÁ TECHNIKA 252 // 10.1 VÝVOJ mikroprocesorů a mikropočítačů 252 // 10.2 Univerzální mikroprocesory 254 // 10.2.1 Mikroprocesor Intel 8080A 255 // 10.2.2 Mikroprocesor Intel 8085A 259 // 10.2.3 Mikroprocesor Z 80 259

10.2.4 Mikroprocesor Motorola M 6800 260 // 10.2.5 Mikroprocesor Intel 8086 260 // 10.2.6 Mikroprocesor Intel 80286 262 // 10.2.7 Mikroprocesor Intel 80386 262 // 10.2.8 Mikroprocesor Intel 80486 263 // 10.2.9 Mikroprocesory Motorola 68000-68040 263 // 10.2.10 Procesory Pentium 264 // 10.3 Monolitické mikropočítače 265 // 10.3.1 Jednočipový mikropočítač Intel 8048 265 // 10.3.2 Mikropočítače řady 8051 266 // 10.3.3 Mikropočítače řady 8096 271 // 10.4 Procesory pro číslicové zpracování signálů 272 // 10.4.1 Signálové procesory 273 // 10.4.2 RISC procesory 278 // LITERATURA 281 // REJSTŘÍK 282