.

0 (hodnocen0 x )

BK

Praha : SNTL - Nakladatelství technické literatury, 1982

204 s.

000075666

Předmluva autorů 15 // I. Dvojkový zápis, Boolova algebra a logické funkce i9 // 1. Zobrazeni informace 19 // 1.1. Zobrazení čísel se základem 2 19 // 1.2. Logické výroky 20 // 2. Základní operátory Boolovy algebry 20 // 2.1. Logické proměnné a logické funkce 20 // 2.2. Logické operátory 21 // 2.2.1. Funkce rovnost 21 // 2.2.2. Negace 21 // 2.2.3. Logický součet 21 // 2.2.4. Logický součin 22 // 2.3. Vlastnosti základních logických operátorů 22 // 2.3.1. Aplikace na jednu proměnnou 23 // 2.3.2. Aplikace na více proměnných 23 // 3. Definice logické funkce 24 // 3.1. Pravdivostní tabulka 24 // 3.1.1. Úplně zadaná funkce 24 // 3.1.2. Neúplně zadaná funkce 24 // 3.2. Základní zápis logické funkce 25 // 3.2.1. Základní tvar 25 // 3.2.2. Příklad zápisu 25 // 4. Logické funkce n proměnných 26 // 4.1. Funkce jedné proměnné 26 // 4.2. Funkce dvou proměnných 26 // 4.3. Funkce více než dvou proměnných 28 // 4.3.1. Použití funkcí dvou proměnných 28 // 4.4. Základní nutné operátory 28 // 5. Zjednodušování zápisu logické funkce 28 // 5.1. Algebraická minimalizace 28 // 5.2. Kamaughova metoda 29 // 5.2.1. Sousední mintermy a Karnaughova mapa čtyř proměnných 29 // 5.2.2. Zjednodušení úplně zadané funkce 29 // 5.2.3. Zjednodušení neúplně zadané funkce 31 // 5.2.4. Karnaughova mapa pro tři proměnné 32 // 5.2.5. Karnaughova mapa pro pět a více proměnných 32 5.2.6. Způsob zápisu získaný z Karnaughovy mapy 33 // 5.3. Algoritmické metody 33 // 5.4. Zhodnocení zjednodušovacích metod 35 // II. Základní logické operátory 35 // 6. Definice úplného systému logických funkcí 35 // 7. Minimální úplné systémy logických funkcí 35 // 7.1. Systém logický součin, negace 35 // 7.2. Systém logický součet, negace 36 // 7.3. Operátor NAND 36 // 7.4. Operátor NOR 37 //

8. Souvislost mezi fyzikální strukturou a logickými operátory 38 // 8.1. Vztah mezi funkcí a dvojkovým stavem 38 // 8.2. Vztah mezi dvojkovým stavem a fyzikálním stavem. Logická konvence 38 // 8.2.1. Definice 38 // 8.2.2. Vliv změny konvence na realizovanou funkci 38 // 9. Symbolické zobrazení základních operátorů 40 // 10. Realizace logických funkcí pomocí členů NAND a NOR 40 // 10.1. Použití členů NAND 41 // 10.2. Použití členů NOR 41 // III. Logické stavebnice 43 // 11. Základní charakteristiky logického členu 43 // 12. Logické stavebnice z diskrétních součástek (diody a tranzistory) . 46 // 12.1. Princip 46 // 12.2. Součinový člen 46 // 12.3. Součtový člen 47 // 12.4. Invertor 47 // 12.5. Rozbor vlastností 47 // 13. Logické obvody DTL 49 // 13.1. Elektrická funkce 49 // 13.2. Logické funkce realizované členem se dvěma vstupy 49 // 13.3. Přímé spojení výstupů členů (montážní součin a součet) 49 // 13.4. Rozbor vlastností 51 // 13.5. Integrovaný modul DTL SN 15 800 (základní vlastnosti) 51 // 14. Logické obvody TTL 52 // 14.1. Elektrická funkce 52 // 14.2. Montážní součin r třístavový výstup 52 // 14.2.1. Montážní součin 52 // 14.2.2. Třístavové výstupy 53 // 14.3. Modifikace obvodů TTL 54 // 14.4. Rozbor vlastností 55 // 6 15. Logické obvody CMOS a MOS 55 // 16. Emitorově vázané logické obvody bez nasycení (ECL) 57 // 17. Řady s velkou odolností proti rušení (HTL) 57 // 18. Technologický vývoj integrovaných obvodů 57 // 19. Výběr logické stavebnice 58 // 20. Pouzdření logických obvodů 60 // 20.1. Plochá pouzdra 60 // 20.2. Pouzdra DIL (dual-in-line) 61 // IV. Obvyklé kombinační funkce a příslušné obvody 62 // 21. Definice kombinačních a sekvenčních obvodů 62 //

22. Realizace součtových a součinových funkcí s velkým počtem vstupů 62 // 23. Funkce přepínání informace 62 // 24. Sjednocení dvou dvojkových veličin 64 // 24.1. Definice 64 // 25. Průnik dvou dvojkových veličin 65 // 25.1. Definice 65 // 26. Určení rovnosti mezi dvěma veličinami А, В 66 // 27. Určení nulovosti veličiny A 68 // 28. Kontrola sudé nebo liché parity 68 // 28.1. Princip 68 // 28.2. Funkce sudé nebo liché parity 69 // 29. Dvojkový dekodér 70 // 29.1. Definice 70 // 29.2. Pravdivostní tabulka 70 // 29.3. Realizace principu 70 // 30. Multiplexor 71 // 30.1. Definice 71 // 30.2. Pravdivostní tabulka 71 // 30.3. Realizace principu 72 // 30.4. Základní aplikace 72 // 30.5. Použití multiplexoru jako generátoru funkce 72 // 30.5.1. Princip 72 // 31. Dvojkový prioritní kodér 76 // 31.1. Definice pravdivostní tabulky 76 // 31.2. Použití 76 // 7 31.3. Realizace principu // 77 // V. Zobrazení čísel, kódy 78 // 32. Obvyklé číselné základy 78 // 33. Princip změny základu 78 // 33.1. Metoda postupného odečítání 78 // 33.2. Metoda postupného dělení 79 // 33.2.1. Princip 79 // 34. Záznam a čtení dat v počítači 80 // 34.1. Osmičkové zobrazení 80 // 34.2. Hexadecimální zobrazení (8421) 81 // 34.3. Desítkové zobrazení dvojkově kódované (BCD) 82 // 35. Jiné typy kódů 82 // 35.1. Grayův kód (zrcadlový) 83 // 35.1.1. Princip 83 // 35.1.2. Pravdivostní tabulka 83 // 35.1.3. Vztah mezi dvojkovým číslem a jeho ekvivalentem v Grayově kódu 84 // 35.2. Kódy „plus tři" 84 // 35.3. Aikenův kód 85 // 35.4. Kódy p z n 86 // 36. Převod kódu 87 // 36.1. Princip 87 // 37. Telegrafní kódy 88 // 37.1. Mezinárodní telegrafní kód číslo 2 88 // 37.2. Mezinárodní telegrafní kód číslo 5 neboli kód ASCII 89 // VI. Aritmetické operace a příslušné obvody 93 //

38. Čtyři operace v dvojkové aritmetice 93 // 38.1. Ruční výpočet 93 // 38.2. Automatizace výpočtu 94 // 39. Stavba sčítačky pro kladná čísla 94 // 39.1. Princip 94 // 39.2. Pravdivostní tabulka, rovnice, schéma 95 // 40. Činnost sčítačky, zrychlený přenos 97 // 41. Použití sčítačky ve funkci odečítačky 98 // 41.1. Princip 98 // 42. Jiné aritmetické obvody 100 // 42.1. Srovnávací obvod 100 // 42.2. Aritmetická jednotka 101 // VII. Paměťová funkce (klopný obvod RS) 103 // 8 103 // 43. Úvod // 44. Princip klopného obvodu RS 103 // 45. Pravdivostní tabulka klopného obvodu RS 104 // 46. Rozbor statických poměrů klopného obvodu RS 106 // 46.1. Schémata 106 // 46.2. Rozbor statických poměrů klopného obvodu realizovaného členy NOR . 106 // 46.3. Rozbor statických poměrů klopného obvodu realizovaného členy NAND 107 // 47. Rozbor dynamických poměrů klopného obvodu RS 107 // 47.1. Klopný obvod RS realizovaný členy NOR 107 // 47.2. Klopný obvod realizovaný členy NAND 108 // 48. Klopné obvody RS s několika vstupy 109 // 49. Paměťový člen D 110 // 50. Registr 111 // VIII. Funkce posouvání a čítání, princip a příklady použití 112 // 51. Úvod 112 // 52. Funkce posouvání 112 // 53. Funkce čítání 113 // 54. Příklady použití funkcí posouvání a čítání 114 // 54.1. Násobení dvou dvojkových čísel 114 // 54.2. Hledání jedničkového bitu ve skupině bitů 116 // 54.3. Převod sériově paralelní a paralelně sériový 117 // 54.4. Zpožděni 118 // 54.5. Řadič 119 // 54.6. Dělení kmitočtu 119 // IX. Obecné vlastnosti klopných obvodů pro čítání a posouvání 120 // 55. Úvod 120 // 56. Vlastnosti překlápění 120 // 56.1. Funkce posouvání 120 // 56.2. Funkce čítání 121 // 56.3. Obecné vlastnosti 122 // 57. Vlastnosti klopného obvodu 122 //

57.1. Použití klopného obvodu RS a zpožďovací linky 122 // 57.2. Použití dvou klopných obvodů 123 // 58. Způsoby řízení dvoustupňového klopného obvodu 123 // 58.1. Klopný obvod MS se dvěma vnějšími hodinovými impulsy 123 // 58.2. Klopný obvod MS s jedním vnějším hodinovým impulsem 124 // 58.3. Klopný obvod rzený jednou hranou 125 // 58.4. Klopný obvod řízený dvěma hranami (data lock-out) 125 // 9 59. Dynamické parametry klopného obvodu 126 // X. Dvoustupňové klopné obvody MS-RS, JKaD 127 // 60. Úvod 127 // 61. Dvoustupňový klopný obvod MS-RS 127 // 61.1. Symbolická značka 127 // 61.2. Pravdivostní tabulka 128 // 61.3. Časový diagram 129 // 61.4. Příklad dynamických parametrů 129 // 61.5. Principiální schéma 130 // 62. Klopný obvod JK 131 // 62.1. Symbolická značka 131 // 62.2. Pravdivostní tabulka 132 // 62.3. Časový diagram 133 // 62.4. Tabulky přechodů 134 // 62.5. Rovnice klopného obvodu JK 135 // 62.6. Dynamické parametry klopného obvodu JK 136 // 62.7. Typy klopných obvodů JK. Klopný obvod řízený dvěma hranami 137 // 63. Klopný obvod D 139 // 63.1. Symbolická značka 139 // 63.2. Pravdivostní tabulka 139 // 63.3. Časový diagram 139 // 63.4. Dynamické parametry klopného obvodu D 140 // XI. Realizace paměťových a posuvných registrů 141 // 64. Úvod 141 // 65. Paměťové registry realizované z klopných obvodů RS 141 // 65.1. Záznam ve dvou taktech s jedním informačním vstupem pro stupeň 141 // 65.2. Záznam se dvěma informačními vstupy a jednim taktem 142 // 65.3. Záznam s jedním informačním vstupem a jedním taktem 143 // 66. Paměťové registry realizované z klopných obvodů D a JK 144 // 66.1. Použití synchronních vstupů 144 // 66.2. Použití asynchronních vstupů 145 // 67. Integrované paměťové registry 146 //

68. Použití paměťových registrů 146 // 68.1. Ošetření nestabilních stavů 146 // 68.2. Připojení na jiný blok 147 // 68.3. Přístup к aritmetické jednotce 148 // 68.4. Spojeni mezi registry 148 // 68.5. Automodifikace registru 148 // 68.6. Záměna mezi registry 151 // 69. Posuvné registry 152 // 69.1. Realizace posuvných registrů z jednotlivých klopných obvodů 152 // 10 69.2. Různé typy integrovaných posuvných registrů 152 // 69.2.1. Registr se sériovým vstupem a sériovým výstupem 152 // 69.2.2. Sériový vstup, paralelní výstup 153 // 69.2.3. Paralelní vstup, sériový výstup 153 // 69.2.4. Paralelní vstup, paralelní výstup 153 // 69.3. Dynamické parametry posuvného registru 153 // XII. Realizace čítačů 154 // 70. Přímé dvojkové čítání 154 // 70.1. Úvod 154 // 70.2. Princip synchronního čítání 154 // 70.3. Princip asynchronního čítání 155 // 71. Realizace synchronního čítače v přímém dvojkovém kódu 156 // 71.1. Rovnice 156 // 71.2. Schémata 156 // 72. Realizace asynchronního čítače v přímém dvojkovém kódu. . 157 // 73. Časový diagram čítače 158 // 74. Využití stavu čítače 159 // 74.1. Princip vzorkování 159 // 74.2. Příklady schémat vzorkování 160 // 74.2.1. Vzorkování výstupů impulsem P 160 // 74.2.2. Přenos obsahu čítače do registru 160 // 74.2.3. Dekódování čítače 161 // 75. Synchronní čítače s neúplným cyklem a se synchronním // návratem 162 // 75.1. Princip realizace 162 // 75.2. Syntéza synchronního čítače s neúplným cyklem 163 // 75.2.1. Syntéza čítače z klopných obvodů JK 163 // 75.2.2. Syntéza čítače z klopných obvodů D 164 // 75.2.3. Odpovídající schémata 165 // 76. Synchronní čítač s neúplným cyklem a s asynchronní zpětnou vazbou 165 // 76.1. Princip 165 //

76.2. Srovnání synchronní a asynchronní zpětné vazby 166 // 77. Integrované čítače 168 // 77.1. Obecné vlastnosti 168 // 77.2. Synchronní a asynchronní vstupy čítače 168 // 77.3. Realizace neúplných cyklů s integrovanými čítači 169 // 77.4. Příklad integrovaných čítačů 169 // XIII. Paměti 170 // 78. Definice paměti 170 // 79. Technologie pamětí 170 // 11 80. Základní parametry 171 // 81. Polovodičové paměti 172 // 81.1. Technologie 172 // 81.2. Typy pamětí 172 // 82. Organizace paměťových pouzder 173 // 83. Spojování pouzder pro dosažení velkých kapacit 175 // 83.1. Paměti se sekvenčním výběrem 175 // 83.2. Paměti s libovolným přístupem 176 // 83.2.1. Spojování pouzder 176 // 83.2.2. Rozdělení vstupních vývodů a kapacita pouzdra 177 // 84. Použití pamětí 178 // 84.1. Použití pamětí RAM 178 // 84.2. Použití trvalých a přeprogramovatelných pamětí 182 // XIV. Speciální obvody 185 // 85. Úvod 185 // 86. Obvody pro zvětšení zatížitelnosti (budiče) 185 // 87. Schmittův klopný obvod 185 // 87.1. Princip 185 // 87.2. Aplikace Schmittova klopného obvodu 186 // 88. Monostabilní klopné obvody 189 // 88.1. Princip 189 // 88.2. Použití monostabilních klopných obvodů 190 // 89. Optoelektronické součástky 192 // 90. Obvody stykové jednotky na modemy 192 // 91. Obvody pro napájení kabelů 192 // 92. Analogové multiplexory 193 // 93. Analogově číslicový a číslicově analogový převod 194 // XV. Symbolické znázornění logických funkcí 195 // 94. Běžně používané značky a jejich nevýhody 195 // 95. Symbolické znázornění logických členů 195 // 96. Jednoduché sekvenční obvody: klopné obvody 197 // 97. Složité kombinační obvody 197 // 97.1. Grafické vyjádření 197 // 97.2. Vyznačení závislosti 199 // 97.3. Příklady kombinačních obvodů 200 //

98. Složité sekvenční obvody 200 // 12 98.1. Grafické vyjádření 200 // 98.2. Příklady sekvenčních obvodů 201 // 99. Přednosti nové normy — omezení 202 // Literatura 203 // Rejstřík 204

cnb000003014